
接地阻抗最小化可提高干扰泄放效.
采用多层并联和短路径设计。机壳接地使用25mm²铜带,长度小于0.5m,直流电阻小于0.5mΩ。内部接地线采用星型拓扑,线径2.5mm²,长度小于100mm。PCB接地层使用2oz厚铜,通过多个过孔连接,过孔间距小于5mm。接地点使用金属螺丝配合星形垫圈,接触压力大于5N·m。高频接地采用PBZ1608E600Z0T磁珠并联0.1μF电容,提供低阻抗路径.
通过此设计,接地阻抗在DC-100MHz频段小于0.1Ω,静电放电泄放时间小于1ns,满足IEC 61000-4-2快速放电测试要求.