Global
EN
行业方案
技术支持
技术支持
超过千家合作客户,20年服务经验,从选型到技术支持我们都能为您提供
可持续发展
可持续发展
持续创新、引领行业进步是我们不屈的使命。
新闻&资源
新闻&资源
时刻与您分享我们的一点一滴
关于我们
关于我们
音特电子集技术研发、芯片制造、封装测试、销售和服务于一体
人才发展
人才发展
一同释放潜力,塑造人类健康未来
技术支持
超过千家合作客户,20年服务经验,从选型到技术支持我们都能为您提供

电力FTU 接地阻抗如何最小化?

发布日期:2025-09-01 浏览次数:114次
分享:

接地阻抗最小化可提高干扰泄放效.

采用多层并联和短路径设计。机壳接地使用25mm²铜带,长度小于0.5m,直流电阻小于0.5mΩ。内部接地线采用星型拓扑,线径2.5mm²,长度小于100mm。PCB接地层使用2oz厚铜,通过多个过孔连接,过孔间距小于5mm。接地点使用金属螺丝配合星形垫圈,接触压力大于5N·m。高频接地采用PBZ1608E600Z0T磁珠并联0.1μF电容,提供低阻抗路径.

通过此设计,接地阻抗在DC-100MHz频段小于0.1Ω,静电放电泄放时间小于1ns,满足IEC 61000-4-2快速放电测试要求.