采样回路环路面积最小化减少磁场耦合,采用双绞线差分传输和PCB优化.
电流采样:使用双绞屏蔽线,绞距20mm,环路面积小于1cm².
电压采样:采用同轴电缆或双绞线.
PCB设计:采样输入采用差分对走线,线宽0.2mm,间距0.2mm,平行长度最小化。ADC电路靠近采样接口放置,差分走线长度小于50mm。采样回路下方设置完整地平面,禁止其他信号线穿越.
通过此设计,采样回路面积减小至传统设计的10%,磁场感应噪声降低30dB,采样精度提升至0.1级,满足IEC 61869标准要求.