Global
EN
行业方案
技术支持
技术支持
超过千家合作客户,20年服务经验,从选型到技术支持我们都能为您提供
可持续发展
可持续发展
持续创新、引领行业进步是我们不屈的使命。
新闻&资源
新闻&资源
时刻与您分享我们的一点一滴
关于我们
关于我们
音特电子集技术研发、芯片制造、封装测试、销售和服务于一体
人才发展
人才发展
一同释放潜力,塑造人类健康未来
技术支持
超过千家合作客户,20年服务经验,从选型到技术支持我们都能为您提供

电力FTU 高频接地如何降低阻抗?

发布日期:2025-09-07 浏览次数:102次
分享:

高频接地阻抗降低需考虑趋肤效应和寄生电感.

采用多层接地结构:表层铺地铜,厚度2oz;内层完整地平面;底层铺地铜。过孔密集阵列,间距3mm,孔径0.3mm。接地引脚使用多点连接,每个IC至少4个接地过孔。高频器件如时钟芯片下方设置局部接地岛.

电源去耦采用多值电容并联:10μF+1μF+100nF+10nF。接地线采用扁平铜带,宽厚比大于10:1.

通过此设计,接地阻抗在100MHz时小于0.05Ω,高频噪声泄放效率提升,辐射发射降低15dB,满足EN55032 Class B限值要求.