高频接地阻抗降低需考虑趋肤效应和寄生电感.
采用多层接地结构:表层铺地铜,厚度2oz;内层完整地平面;底层铺地铜。过孔密集阵列,间距3mm,孔径0.3mm。接地引脚使用多点连接,每个IC至少4个接地过孔。高频器件如时钟芯片下方设置局部接地岛.
电源去耦采用多值电容并联:10μF+1μF+100nF+10nF。接地线采用扁平铜带,宽厚比大于10:1.
通过此设计,接地阻抗在100MHz时小于0.05Ω,高频噪声泄放效率提升,辐射发射降低15dB,满足EN55032 Class B限值要求.