AI训练服务器 PCIe 5.0 高速差分线 PCB EMC 布线核心规则是什么？

发布日期：2026-02-09 浏览次数：112次

分享：

AI训练服务器 PCIe 5.0 32GT/s NRZ 信号 PCB 布线必须遵守四大核心 EMC 规则：

阻抗连续，差分阻抗 85Ω±10%，走线宽度/间距由叠层计算决定，严禁跨越分割地平面；
参考平面完整，信号层必须紧邻完整地平面，严禁参考电源层，换层处必须布设回流地过孔，每对差分线换层至少 2 个地过孔；
包地隔离，同层相邻信号网络间距 >5W，不同 lane 间加地过孔隔离墙，过孔间距 <3mm；
等长匹配，对内等长误差 <2mil，对间等长误差 <5mm；实测违规设计导致 16GHz 频点回波损耗 -5dB，辐射超标 11dB；按核心规则优化后，回波损耗 -19dB，辐射余量 8dB；

AI训练服务器 PCIe 5.0 布线必须将上述规则作为强制性设计规范，并借助3D场求解器进行后仿真验证；高速 PCB 设计工程师需通过 PCI-SIG 认证.