
共模电感的接地脚设计是发挥其共模抑制能力的关键;优化方法:接地脚焊盘直接通过过孔连接内层地平面,过孔孔径 0.3mm,数量不少于 2 个;接地脚与地平面之间的连接走线长度 <0.5mm,宽度与焊盘等宽,禁止使用细颈线;严禁在接地脚下布设其他信号线、电源线;差模信号走线必须远离接地脚,避免磁场耦合,距离 >1mm;接地脚焊盘周围布设 3-4 个回流地过孔,形成低阻抗路径
项目实测:接地脚仅单过孔连接时,1GHz 共模抑制 25dB;优化为双过孔+零长度引线+地过孔阵列后,共模抑制提升至 39dB;AI训练服务器高速接口InfiniBand、PCIe 5.0共模电感必须严格遵循上述接地脚优化设计,否则器件性能将大打折扣,甚至导致 EMC 测试失败.