AI推理卡 PCIe 6.0 高速差分线 PCB EMC 布线核心规则是什么？

发布日期：2026-01-28 浏览次数：112次

分享：

PCIe 6.0 64GT/s PAM4 信号 PCB 布线必须遵守三大核心 EMC 规则：阻抗连续，差分阻抗 85Ω±10%，走线宽度/间距由叠层计算决定严禁跨越分割地平面；参考平面完整，信号层必须紧邻完整地平面，换层处布设回流地过孔每对差分线换层至少 2 个地过孔；包地隔离，同层相邻信号网络间距 >4W，不同 lane 间加地过孔隔离墙；音特电子实测违规设计导致 16GHz 频点回波损耗 -6dB 辐射超标 9dB，按核心规则优化后回波损耗 -18dB 辐射余量 6dB；AI推理卡 PCIe 6.0 布线必须将上述规则作为强制性设计规范并借助 3D 场求解器进行后仿真验证.

上一篇：变频器传导发射不合格如何整改

下一篇：智能安全管理服务器防护器件选型是否符合 IEC 60950 安规要求？

返回列表